話說在前面:上圖電路並非我所設計
這份前級電路圖是來自塞爾維亞的電路設計師 Pedja Rogic
只是純粹借題討論, 也分析一下這組電路的特別之處。
.
大致先介紹一下
此前級架構非常簡單:JFET輸入、恆流源負載、Cascoded
前兩點放到 2020的現在並無特出之處, 但 Cascode電路部分個人認為非常值得討論!
Cascode電路是由 R6~R8、C3與 T3共同組成
若將此電路拆掉, 則會如下圖:
(看起來就沒那麼特別了, 但表現也是很不錯的)
Cascode有什麼用呢?
我們知道, 電晶體的 Vce、Vds變化時會造成失真
而 Cascode電路的用意就是要減少、或是讓晶體的電壓變化歸零
具體作法是在目標晶體 T1的 Drain極接上一組 CD組態的電路
再將控制腳 (gate)接到 T1的 Source極,
擷取輸出電壓再由 T3 Source送回 T1 Drain極
如此便可將 T1兩端的電壓波動降到最低, 以達到降低失真的效果!
.
我們鏡頭拉回最一開始那張電路圖
由 R6、R7組成的分壓電路給予 T3的 gate極偏壓
經過 MOSFET 4V左右的壓降後, 就成了 T1 Drain的靜態電位;
而 C3負責開一條路給輸出電壓走
T3接收到來自 C3的訊號, 而由於此訊號正是來自 T1 Source
T3再將相同的電壓訊號送至 T1 Drain
所以T1 Vds會永遠保持不變!
同場加映, PSRR測試
加上串疊 ( cascode)電路後, 人耳可聞的 20Hz~20kHz頻段,
從原本的 -58dB下降到了 -66dB
原來除了降低失真以外、還附帶降噪的效果啊
此電路的迷人之處其實還不止這一點
但礙於篇幅, 我們先點到為止就好!
下次再說啦, 馬搭捏捏 (´・ω・`) /
留言列表